| VHDL及高层综合 |
| |
| 引用本文： | 张雁,曾田. VHDL及高层综合[J]. 计算机与数字工程, 2003, 31(3): 67-69,36 |
| |
| 作者姓名： | 张雁 曾田 |
| |
| 作者单位： | 武汉数字工程研究所,武汉,430074 |
| |
| 摘 要： | 本文简单介绍了VHDL硬件描述语言及其特色，并就高层次综合、高层次仿真及验证等技术的主要功能和特点，作了较为详细的描述。对目前国外两家公司的高层综合工具做了简要介绍。最后，提出了一些待研究解决的问题。
|
| 关 键 词： | VHDL语言 硬件描述语言 高层次综合 高层次仿真 |
VHDL and High-level Synthesis |
| |
| Zhang Yan Zeng Tian. VHDL and High-level Synthesis[J]. Computer and Digital Engineering, 2003, 31(3): 67-69,36 |
| |
| Authors: | Zhang Yan Zeng Tian |
| |
| Abstract: | This paper introduces VHDL and its feature briefly.At meantime,it describes high level synthesis and high level simulation technology in detail.The author also mentions a certain synthesis of an oversea company.In the end,some problems are brought forward to be solved. |
| |
| Keywords: | VHDL high-level synthesis high-level simulation verify |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
