|
|||||
|
|
| 55nm工艺下SoC漏电功耗优化方法研究 | |
| 引用本文： | 李麟.55nm工艺下SoC漏电功耗优化方法研究[J].微电子学与计算机,2014(7). |
| 作者姓名： | 李麟 |
| 作者单位： | 珠海炬力集成电路设计有限公司IC研发部; |
| 摘 要： | 随着工艺节点快速演进到深亚微米,芯片设计的复杂度大幅增加,高性能低功耗的构架逐渐成为主流设计要求.尤其是工艺发展到65nm及以下时,漏电功耗开始极速增大,在高性能要求不变的同时,要兼顾低功耗需求,这对芯片设计人员是个巨大的挑战.以55nm工艺的SoC设计为例,通过多阈值电压优化漏电功耗的方法,在芯片物理设计阶段,对设计的漏电功耗进行优化,使得设计性能和功耗满足需求. |
| 关 键 词： | 低功耗设计 多阈值 nm工艺 布局布线 片上系统 物理设计 |
| 本文献已被 CNKI 等数据库收录！ | |