|
|||||
|
|
| 6500 V SiC场限环终端设计与实现 | |
| 作者单位： | ;1.宽禁带半导体电力电子器件国家重点实验室南京电子器件研究所 |
| 摘 要： | 针对6 500 V SiC器件的阻断电压要求,采用有限元仿真软件对场限环终端结构进行了设计优化。相比于通常的恒定环间距增量场限环终端设计,本项研究采用三段不同的环间距增量终端环结构。该结构场限环终端的优势在于SiC器件表面的峰值电场强度控制在1MV/cm以下,体内的峰值电场强度在2.4MV/cm以下,有效减小了实际工艺中环注入窗口的工艺偏差引起的环间距拉偏对峰值电场强度的影响。环间距拉偏结果显示,在-0.2~+0.2μm的偏差范围内,器件表面(SiO_2/SiC交界处)的峰值电场强度并没有升高,只是峰值的位置发生了改变。最后利用了所设计的场限环终端进行了实际流片。测试结果显示,当施加6 500V的反向电压,漏电流小于10μA。 |
| 关 键 词： | 场限环 碳化硅 有限元仿真 结型势垒肖特基二极管 |
Design and Fabrication of Field Limiting Rings for 6 500 V SiC JBS Diodes |
|
| Abstract: | |
| Keywords: | |