| 一种改进控制逻辑的面积优化高速RS解码器 |
| |
| 引用本文： | 朱海坤,沈泊,章倩苓. 一种改进控制逻辑的面积优化高速RS解码器[J]. 微电子学, 2002, 32(1): 41-45 |
| |
| 作者姓名： | 朱海坤 沈泊 章倩苓 |
| |
| 作者单位： | 复旦大学,专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 摘 要： | 给出了一个完整的基于时域解码算法的Reed-Solomon解码器流水结构，用来计算错误位置多项式和错误估值多项式的改进欧几里德算法（Modified Euclid Algorthn,MEA）模块，通过寄存器分组并行计算，大大提高了处理速度。同时，该设计优化了MEA模块的控制逻辑，避免了寄存器组之间的物理交换，每一次迭代均可在固定的时钟周期内完成。此外，对解码器中16个有限域常数乘法器进行了特别的门数优化，求错误值部分采用高效的比特并行求逆电路。该解码器适用于HDTV等数字视频系统。
|
| 关 键 词： | RS解码器 面积优化 控制逻辑 |
| 文章编号： | 1004-3365(2002)01-0041-05 |
| 修稿时间： | 2001-05-31 |
An Area-Optimized High Speed Reed-Solomon Decoder with Improved Control Logic |
| |
| ZHU Hai-kun,SHEN Bo,ZHANG Qian-ling. An Area-Optimized High Speed Reed-Solomon Decoder with Improved Control Logic[J]. Microelectronics, 2002, 32(1): 41-45 |
| |
| Authors: | ZHU Hai-kun SHEN Bo ZHANG Qian-ling |
| |
| Abstract: | A pipeline Reed-Solomon decoder based on time-domain decoding technique is presented. High throughput is achieved by parallel computation in the modified Euclid algorithm(MEA) block, and the complex control circuit is simplified by a switch box strategy. In addition, the constant finite field multiplier is optimized,combined with a novel bit-parallel finite field inversion circuit, to reduce the chip area, thus making the decoder suitable for HDTV and other digital video systems. |
| |
| Keywords: | Reed-Solomon decoder Finite field multiplier Modified Euclid algorithm HDTV |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
