| 视频处理DSP并行接口的IP核设计 |
| |
| 引用本文： | 彭欣.视频处理DSP并行接口的IP核设计[J].微电子技术,2002,30(1):29-32. |
| |
| 作者姓名： | 彭欣 |
| |
| 作者单位： | 西安电子科技大学CAD研究所,陕西,西安,710071 |
| |
| 摘 要： | 并行接口是我们设计的视频DSP中的一个重要组成部分。本文重点讲述了视频处理DSP并行接口的IP核设计方案、设计中的难点以及问题解决。根据该设计方案使用硬件描述语言（Verilog HDL)和采用自顶向下（TOP-DOWN）的设计方法实现了IP核。
|
| 关 键 词： | 视频处理 并行接口 IP核设计 数字信号处理器 |
| 文章编号： | 1008-0147(2002)01-29-04 |
| 修稿时间： | 2001年9月14日 |
IP Core Design of Parallel Port for Video Processing DSP |
| |
| PENG Xin.IP Core Design of Parallel Port for Video Processing DSP[J].Microelectronic Technology,2002,30(1):29-32. |
| |
| Authors: | PENG Xin |
| |
| Abstract: | Parallel port is a main portion of DSP IP core.The focus is on the design of parallel port of video processing DSP in the paper.The difficulties occurred in design and how to get the solution are also discussed.The IP core based on the scheme is implemented with Verilog HDL in top down mode. |
| |
| Keywords: | DSP Parallel port DMA IP Soft core |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
