| 同步时序电路测试生成研究 |
| |
| 引用本文： | 何新华 宫云战. 同步时序电路测试生成研究[J]. 计算机辅助设计与图形学学报, 1997, 9(2): 175-181 |
| |
| 作者姓名： | 何新华 宫云战 |
| |
| 作者单位： | 中国科学院计算技术研究所ＣＡＤ开放实验室，装甲兵工程学院电子工程系 |
| |
| 摘 要： | 本文分析了固定故障所反映出的状态变换特征，提出状态变换故障模型。基于无复位时序电路，详细研究了有复位的同步电路测试生成问题及在无复位电路中的应用。最后讨论了故障精简以及启发知识在测试过程中的应用。
|
| 关 键 词： | 同步时序电路 测试 逻辑电路 |
STATE TEST GENERATION FOR SYNCHRONOUS CIRCUITS |
| |
| He Xinhua,Gong Yunzhan and Lu Changling. STATE TEST GENERATION FOR SYNCHRONOUS CIRCUITS[J]. Journal of Computer-Aided Design & Computer Graphics, 1997, 9(2): 175-181 |
| |
| Authors: | He Xinhua Gong Yunzhan Lu Changling |
| |
| Abstract: | Based on the character of stuck up fault,this paper describes state transition testing algorithm.This approach involves state transition fault model and collapsing of fault set.In order to test the circuits that has not any reset state,special way for resolving start state is described.Finally.heuristic information that used testing process are proposed |
| |
| Keywords: | state transition graph test generation collapse state sequence. |
| 本文献已被 CNKI 维普 等数据库收录！ |
