|
|||||
|
|
| 一种可编程的全数字锁相环路的实现 | |
| 引用本文： | 徐跃,王奇,何秋阳. 一种可编程的全数字锁相环路的实现[J]. 电子技术应用, 2004, 30(11): 77-80 |
| 作者姓名： | 徐跃 王奇 何秋阳 |
| 作者单位： | 南京邮电学院信息工程系,210003;南京邮电学院信息工程系,210003;南京邮电学院信息工程系,210003 |
| 摘 要： | 介绍了一种基于FPGA可编程技术实现的用于无线通信实验系统的全数字锁相环路。详细叙述了其工作原理、工作性能、电路实现和仿真结果。 |
| 关 键 词： | FPGA 全数字锁相环路 VHDL语言 |
| 修稿时间： | 2004-05-27 |
The realization of a sort of programmable DPLL |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |