|
|||||
|
|
| 硅衬底厚度和背接触势垒高度对MOS电容器性能的影响 | |
| 作者姓名： | 夏永伟 孔令坤 张冬萱 |
| 作者单位： | 中国科学院半导体研究所(夏永伟，孔令坤)，中国科学院半导体研究所(张冬萱) |
| 摘 要： | 通过解一维泊松方程,对均匀掺杂的P型硅衬底MOS电容器进行了数值模拟,研究了衬底厚度和背接触势垒对衬底内的电势分布和载流子密度分布的影响.模拟计算结果表明,在硅衬底厚度超过两倍最大耗尽层厚度时,背接触与正界面之间存在一个电中性区,背接触不会影响MOS电容器的性能;在硅衬底的实际厚度比两倍最大耗尽层厚度要小的情况下,背接触势垒对MOS电容器性能有明显的影响:当背接触势垒高度为零伏或负值时,MOS电容器的强反型阈电压随着硅衬底厚度的减薄而增加;当背接触势垒高度为正值时,随着硅衬底厚度的减薄,会出现阈电压先减小后增加的现象. |
| 本文献已被 CNKI 等数据库收录！ | |
| 点击此处可从《半导体学报》浏览原始摘要信息 | |
| 点击此处可从《半导体学报》下载全文 | |