| 一种阵列布局优化的256 kb SRAM |
| |
| 引用本文： | 施亮,高宁,于宗光.一种阵列布局优化的256 kb SRAM[J].微电子学,2007,37(1):97-100. |
| |
| 作者姓名： | 施亮 高宁 于宗光 |
| |
| 作者单位： | 1. 江南大学,信息工程学院,江苏,无锡,214036
2. 江南大学,信息工程学院,江苏,无锡,214036;中国电子科技集团公司,第五十八研究所,江苏,无锡,214035 |
| |
| 基金项目： | 电子元器件可靠性物理及其应用技术重点实验室基金 |
| |
| 摘 要： | 介绍了一种阵列布局优化的256 kb(8 k×32位)低功耗SRAM。通过采用分级位线和局部灵敏放大器结构,减少位线上的负载电容;通过电压产生电路,获得写操作所需的参考电压,降低写操作时的位线电压摆动幅度,有效地减少了SRAM读写操作时的动态功耗。与传统结构的SRAM相比,该256 kb SRAM的写功耗可减少37.70 mW。
|
| 关 键 词： | 静态存储器 分级位线 灵敏放大器 |
| 文章编号： | 1004-3365（2007）01-0097-04 |
| 修稿时间： | 2006-05-182006-08-12 |
A 256 kb SRAM with Optimized Array Architecture |
| |
| SHI Liang,GAO Ning,YU Zong-guang.A 256 kb SRAM with Optimized Array Architecture[J].Microelectronics,2007,37(1):97-100. |
| |
| Authors: | SHI Liang GAO Ning YU Zong-guang |
| |
| Affiliation: | 1. Instituteof Information Engineering, Southern Yangtze University, Wuxi, Jiangsu 214036, P. R. China; 2. The 58^th Research Institute, China Electronics Technology Group Corp. , Wuxi, Jiangsu 214035, P. R. China |
| |
| Abstract: | |
| |
| Keywords: | SRAM Hierarchical bit line Sense amplifier |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
