| 过零脉宽检测QPSK全数字解调器同步电路的设计 |
| |
| 引用本文： | 陈婕,徐钊,韩露,张晓光. 过零脉宽检测QPSK全数字解调器同步电路的设计[J]. 通信技术, 2008, 41(3): 11-13 |
| |
| 作者姓名： | 陈婕 徐钊 韩露 张晓光 |
| |
| 作者单位： | 中国矿业大学,信息与电气工程学院,江苏,徐州,221008 |
| |
| 摘 要： | 设计了一种用于过零脉宽检测QPSK全数字解调器的同步电路,利用动态增减计数脉冲同步法实现了其功能,避免了相干检测QPSK全数字同步电路中的复杂电路,如锁相环,乘法器等的使用.该电路采用FPGA器件为硬件载体,借助VHDL语言实现其主要功能,原理清晰,易于实现,稳定可靠,性价比高,真正实现了QPSK的全数字同步,具有较高的使用价值和市场潜力.
|
| 关 键 词： | 四相移键控 现场可编程门阵列 解调 同步 实时 过零 脉宽检测 QPSK 全数字解调器 同步电路 设计 Detection Circuit Synchronization Design Digital 市场潜力 使用价值 数字同步 性价比高 稳定 原理 语言实现 VHDL 载体 |
| 文章编号： | 1002-0802(2008)03-0011-03 |
| 修稿时间： | 2007-10-15 |
Full Digital Design of QPSK Demodulator Synchronization Circuit for Pulse-duration Detection |
| |
| CHEN Jie,XU Zhao,HAN Lu,ZHANG Xiao-guang. Full Digital Design of QPSK Demodulator Synchronization Circuit for Pulse-duration Detection[J]. Communications Technology, 2008, 41(3): 11-13 |
| |
| Authors: | CHEN Jie XU Zhao HAN Lu ZHANG Xiao-guang |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
