| 集成化CSP封装工艺有望压缩封装成本和外形尺寸 |
| |
| 作者姓名： | RalphRaiola |
| |
| 作者单位： | |
| |
| 摘 要： | 与现行的陶瓷和层压模块等封装解决方案相比,专为高集成度RF模块而设计的CSP(chip-scalepackaging,芯片规模封装)封装工艺--Pyxis平台有望使封装的成本、高度和面积分别下降50%、60%和75%。由封装工艺开发商Tessera公司(位于美国加利福尼亚州圣何塞)推出的此项技术能够将RF模块与功率放大器、收发器、滤波器以及开关等周边电路结合起来。与传统的9mm×10mm大小的层压式封装相比,Pyxis技术将无源器件以及所需衬底的成本分别降低了40%和78%。这项基于该公司的μBGA封装解决方案的技术免除了布设GaAs热通路的需要,并将电感器和电容器分别…
|
| 关 键 词： | 集成化CSP 封装工艺 封装成本 外形尺寸 芯片规模封装 |
Integrated chip-scale packaging promises cost,size reductions |
| |
| RalphRaiola.Integrated chip-scale packaging promises cost,size reductions[J].Electronic Products China,2003(12):1-1. |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
