| 卫星信息处理系统中基于FPGA的时序电路设计 |
| |
| 引用本文： | 刘胜,周君益,丁芳颐. 卫星信息处理系统中基于FPGA的时序电路设计[J]. 自动化技术与应用, 2004, 23(9): 52-55 |
| |
| 作者姓名： | 刘胜 周君益 丁芳颐 |
| |
| 作者单位： | 哈尔滨工程大学,自动化学院,黑龙江,哈尔滨,150001;北京航天二院,北京,100854 |
| |
| 摘 要： | 本文卫星信息处理系统中基于FPGA的时序电路设计进行了研究，给出了系统构成，进行了软件设汁和硬件设计及系统实现工作，并认真分析了各种时序之间的关系，提出了利用复杂可编程逻辑器(CPLD)方法来提高单片机系统的集成化、智能化和可靠性，有效的压缩了占有空间，利用PC机实现了测试设备之间的信息连接。实验结果表叫：该系统研制是成功的，并且已被工程应用。
|
| 关 键 词： | 时序电路 复杂可编程逻辑器件(CPLD) 卫星 信号处理 |
| 文章编号： | 1003-7241(2004)09-0052-04 |
| 修稿时间： | 2003-07-10 |
A Design of Sequential Circuit base on FPGA in the Signal Processing System of Satellite |
| |
| LIU Sheng ,ZHOU Jun-yi ,DING Fang-yi. A Design of Sequential Circuit base on FPGA in the Signal Processing System of Satellite[J]. Techniques of Automation and Applications, 2004, 23(9): 52-55 |
| |
| Authors: | LIU Sheng ZHOU Jun-yi DING Fang-yi |
| |
| Affiliation: | LIU Sheng 1,ZHOU Jun-yi 2,DING Fang-yi 1 |
| |
| Abstract: | |
| |
| Keywords: | Sequential circuit CPLD Satellite Signal processing |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
