基于CRC算法的Rom Bist设计

存储器内置自测试是嵌入式存储器测试的一种极为重要的方法,本文以ROM测试作为研究的对象。而CRC码(循环校验码)是一种在实际通信中应用很广泛的差错控制编码,具有很强的检错能力,可以很好的完成Rom内容的校验测试。本文把CRC串行运算方法作为依据,连续完成8bit串行运算作为一个单元,实现了8bitCRC并行运算,并通过逻辑推理和运算,给出了Verilog HDL语言的逻辑表达式。最后,基于CRC算法提出了一种Rom测试的设计方案。