| 10Gb/s0.18μm CMOS工艺复接器设计 |
| |
| 引用本文： | 李竹,张伟,吴明赞,黄锦安. 10Gb/s0.18μm CMOS工艺复接器设计[J]. 现代电子技术, 2006, 29(24): 16-18 |
| |
| 作者姓名： | 李竹 张伟 吴明赞 黄锦安 |
| |
| 作者单位： | 南京理工大学,自动化系电路与系统教研室,江苏,南京,210094 |
| |
| 基金项目： | 南京理工大学科研基金项目 |
| |
| 摘 要： | 介绍一种超高速4∶1复接器集成电路。电路采用0.18μm CMOS工艺实现,供电电源1.8 V。电路采用源极耦合场效应管逻辑(SCFL),与静态CMOS逻辑相比具有更高的速度。为了避免高速时序电路中常见的时钟偏差,在时钟树中放置了缓冲器。在设计中采用有源电感的并联峰化技术有效地提高了电路的工作速度。仿真结果表明电路工作速度可达10 Gb/s,复接器芯片面积约为970×880μm2。
|
| 关 键 词： | 复接器 D锁存器 CMOS工艺 时钟偏差 |
| 文章编号： | 1004-373X(2006)24-016-03 |
| 修稿时间： | 2006-06-02 |
10 Gb/s 0.18 μm CMOS4∶1 Multiplexer |
| |
| Abstract: | |
| |
| Keywords: | multiplexer D-latch CMOS clock skew |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
