| SEP3203处理器的FPGA数据通信接口设计 |
| |
| 引用本文： | 张艳丽,刘新宁,钱文明.SEP3203处理器的FPGA数据通信接口设计[J].单片机与嵌入式系统应用,2007(1):43-46. |
| |
| 作者姓名： | 张艳丽 刘新宁 钱文明 |
| |
| 作者单位： | 东南大学，东南大学，东南大学 |
| |
| 摘 要： | SEP3203是东南大学自主研发的基于ARM7TDMI的一款微处理器.系统在该处理器的控制下通过FPGA实现对信号的A/D采样和采样后的数据存储.采样数据经过FPGA的算法处理后,SEP3203处理器通过DMA方式将运算结果存储到片外SDRAM,SEP3203与FPGA的数据通信遵循SRAM时序.通过两组FIFO存储A/D数据,系统实现了信号的不间断采集和信号处理的流水线操作.
|
| 关 键 词： | SEP3203处理器 FPGA FIFO 接口设计 |
| 修稿时间： | 2006-08-23 |
Design of FPGA Data Communication Interface Based on SEP3203 |
| |
| Zhang Yanli,Liu Xinning,Qian Wenming.Design of FPGA Data Communication Interface Based on SEP3203[J].Microcontrollers & Embedded Systems,2007(1):43-46. |
| |
| Authors: | Zhang Yanli Liu Xinning Qian Wenming |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
