|
|||||
|
|
| 时域Reed—Solomon译码器及其在FPGA上的实现 | |
| 引用本文： | 单方骥,张力军.时域Reed—Solomon译码器及其在FPGA上的实现[J].南京邮电学院学报(自然科学版),2001,21(3):67-71,76. |
| 作者姓名： | 单方骥 张力军 |
| 作者单位： | 南京邮电学院通信工程系，江苏南京210003 |
| 摘 要： | 基于Blahut提出的RS（Reed-dSolomon）码时域译码算法，提出了一种时域RS译码器，详细讨论了FPGA（现场可编程门阵列）实现该译码器的过程，并以六进制RS(63,47）码为例对用FPGA实现的RS译码器性能进行了分析，该译码器输入码流速率可达6Mbit/s，占用的FPGA（Spartan Ⅱ系列）的资料不到相应频译译码器的一半。 |
| 关 键 词： | Reed－Solomon码 时域译码 现场可编程门阵列 译码器 |
| 本文献已被 维普 等数据库收录！ | |