| CMOS集成电路的ESD设计技术 |
| |
| 引用本文： | 于宗光. CMOS集成电路的ESD设计技术[J]. 电子产品可靠性与环境试验, 2001, 0(2): 16-21 |
| |
| 作者姓名： | 于宗光 |
| |
| 作者单位： | 信息产业部电子第五十八研究所, |
| |
| 摘 要： | 首先论述了CMOS集成电路ESD保护的必要性 ,接着介绍了CMOS集成电路ESD保护的各种设计技术 ,包括电流分流技术、电压箝位技术、电流均衡技术、ESD设计规则、ESD注入掩膜等。采用适当的ESD保护技术 ,0 8μmCMOS集成电路的ESD能力可以达到 30 0 0V。
|
| 关 键 词： | 互补金属氧化物半导体 集成电路 静电放电 技术 设计 |
| 修稿时间： | 2001-01-05 |
Design Technologies for ESD Protection of CMOS IC's |
| |
| YU Zong-guang. Design Technologies for ESD Protection of CMOS IC's[J]. Electronic Product Reliability and Environmental Testing, 2001, 0(2): 16-21 |
| |
| Authors: | YU Zong-guang |
| |
| Abstract: | |
| |
| Keywords: | CMOS IC ESD technology design |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
