| 一种基于FPGA的数字下变频算法研究 |
| |
| 引用本文： | 韦逸嘉,赖益民.一种基于FPGA的数字下变频算法研究[J].信息技术,2005,29(7):106-108. |
| |
| 作者姓名： | 韦逸嘉 赖益民 |
| |
| 作者单位： | 1. 电子科技大学电子工程学院,成都,610054
2. 西南交通大学计算机与通信工程学院,成都,610031 |
| |
| 摘 要： | 在宽带中频软件无线电系统中，数字下变频(DDC)是其核心技术之一。介绍了数字下变频的原理，给出了一种基于FPGA的数字下变频算法，讨论了DDC算法中的关键部分数字锁相环(DPLL)、数字滤波器(DF)和数控振荡器(NCO)的实现，并且比较了这种算法与其他实现方法的优缺点。最后对该算法进行了仿真验证。
|
| 关 键 词： | 软件无线电 FPGA 数字下变频 DPLL |
| 文章编号： | 1009-2552(2005)07-0106-03 |
| 修稿时间： | 2004年11月16 |
An algorithm of digital down conversion based on FPGA |
| |
| WEI Yi-jia,LAI Yi-min.An algorithm of digital down conversion based on FPGA[J].Information Technology,2005,29(7):106-108. |
| |
| Authors: | WEI Yi-jia LAI Yi-min |
| |
| Affiliation: | WEI Yi-jia~1,LAI Yi-min~2 |
| |
| Abstract: | Digital down conversion (DDC) is one of the key technologies in the intermediate frequency software radio system of broadband, this paper introduced the principle of digital down conversion and provided an algorithm based on FPGA, discussed the realization of digital phase locking loop(DPLL),digital filter, Number Controlled Oscillator(NCO) in DDC algorithm and made the comparison between this method and others. Finally, simulation and verification to this method have been done. |
| |
| Keywords: | software radio FPGA digital down conversion DPLL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
