| 12位1O MS/s CMOS流水线A/D转换器的设计 |
| |
| 引用本文： | 雷铿铭,刘三清,东振中,陈钊.12位1O MS/s CMOS流水线A/D转换器的设计[J].微电子学,2001,31(2):87-89. |
| |
| 作者姓名： | 雷铿铭 刘三清 东振中 陈钊 |
| |
| 作者单位： | 华中科技大学电子科学与技术系, |
| |
| 摘 要： | 文中介绍了一种六级12位10Msample/sCMOS流水线A／D转换器的设计。该设计方案采用了双差分动态比较器结构，保证了处理模拟信号的精度与速度；采用冗余编码技术，进行数字误差校正，减小了多种误差敏感性，避免了由于余量电压超限而导致的失码，并降低了采样／保持电路和D/A转换电路的设计难度。
|
| 关 键 词： | A/D转换器 双差分动态比较器 CMOS |
| 文章编号： | 1004-3365(2001)02-0087-03 |
| 修稿时间： | 2000年6月30日 |
Design of a 12-b 10
Msample/s CMOS Pipeline A/D Converter |
| |
| LEI Jian-ming,LIU San-qing,DONG Zhen-zhong,CHEN Zhao.Design of a 12-b 10
Msample/s CMOS Pipeline A/D Converter[J].Microelectronics,2001,31(2):87-89. |
| |
| Authors: | LEI Jian-ming LIU San-qing DONG Zhen-zhong CHEN Zhao |
| |
| Abstract: | A six-stage 12-b 10-Msample/s CMOS pipeline analog-to-digital converter(ADC) is presented in the paper. The structure of double differential dynamic comparator is used in the proposed scheme to realize high resolution and high speed. The technology of redundance decode ia used in this scheme to correct the digital error and reduce error source ,thus avoiding the missing code and reducing the difficulty in the design of the circuit. |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
