深亚微米工艺下集成电路的电磁兼容性设计（上）

随着IC设计逐步进入VDSM阶段，SOC逐步成为设计的主流，IC设计需要关注的问题也在逐步增加。以前设计时，主要关注芯片面积的大小；在80年代后期，延时(Delay)逐渐成为设计人员关注的问题；进入90年代芯片的功率消耗也成为必须考虑的问题；近来制造中的成品率(Yjeld)，芯片工作中的可靠性，以及电磁干扰噪声(EMI—Noise)也开始成为设计必需满足的条件了。