| 采用0.25μmCMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计 |
| |
| 引用本文： | 陈钰,洪志良,朱江.采用0.25μmCMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计[J].半导体学报,2001,22(8):1069-1074. |
| |
| 作者姓名： | 陈钰 洪志良 朱江 |
| |
| 作者单位： | 复旦大学电子工程系，上海200433 |
| |
| 摘 要： | 提出了一种适用于 L VDS驱动器的电荷泵锁相环 (PL L)多相时钟生成器的设计方法 ,特别是在压控环形振荡器 (VCO)设计中采用了高温度补偿和高电源抑制比的新技术 ,使得 VCO的固定频率基本不受温度和电源电压变化的影响 .采用 U MC的 0 .2 5 μm CMOS工艺模型 ,在 Cadence的环境下用 spectre S仿真器模拟 ,结果表明设计的 PL L 对于不同的 PVT:SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化 ,第三个字母表示系统工作条件 :T为 75℃ ,3.3V;S为 12 5℃ ,3.0 V;F为 0℃ ,3.6 V) ,均能得到符合标准要求的7相时钟信号 ,其中 VCO固定频
|
| 关 键 词： | 锁相环 多相时钟生成器 环形压控振荡器 温度补偿 电源抑制比 |
| 文章编号： | 0253-4177（2001）08-1069-06 |
| 修稿时间： | 2000年7月14日 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
