手把手教你学CPLD/FPGA设计(十一)上 |
| |
引用本文: | 周兴华.手把手教你学CPLD/FPGA设计(十一)上[J].电子世界,2009(11):24-27. |
| |
作者姓名: | 周兴华 |
| |
摘 要: | 组合逻辑电路的设计实验
数字逻辑电路系统按功能的不同,可以分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路在任意时刻产生的输出只取决于该时刻的输入,而与电路过去的输入无关。常见的组合逻辑电路有数据选择器、编码器、译码器、加法器等。
|
关 键 词: | PLD/FPGA设计 组合逻辑电路 把手 时序逻辑电路 数据选择器 设计实验 电路系统 数字逻辑 |
本文献已被 CNKI 维普 等数据库收录! |
|