|
|||||
|
|
| FPGA高层综合中的内存子系统研究综述 | |
| 引用本文： | 张展鹏,张治国.FPGA高层综合中的内存子系统研究综述[J].计算机科学,2012,39(106):350-356. |
| 作者姓名： | 张展鹏 张治国 |
| 作者单位： | (中山大学信息科学与技术学院 广州510006) |
| 摘 要： | 高层综合从高级编程语言对系统的行为描述出发，把系统中的计算转移到可重构的硬件中，以加速系统运行。高层综合中生成有效的内存子系统尤为重要，特别是对于数据密集型的计算。分析了现阶段FPGA高层综合技术及其内存子系统，把生成的内存子系统从体系上分为三类:DSP型体系、以CPU为核心的体系以及基于可重构内存功能单元的体系。结合实例介绍了各体系的特点，然后按照高层综合过程中的前端和后端，分类讨论了内存子系统的优化技术。经过分析评价，指出片外与片上内存间的映射、程序的有效建模等问题仍有待解决，自动化生成内存组织体系和多模块综合是可能的研究方向。 |
| 关 键 词： | 高层综合，FPGA，内存子系统，可重构体系结构 |
Review on Memory Subsystems in High Level Synthesis for FPGA |
|
| Abstract: | |
| Keywords: | High level synthesis FPGA Memory subsystems Reconfigurable architecture |
| 点击此处可从《计算机科学》浏览原始摘要信息 | |
| 点击此处可从《计算机科学》下载全文 | |