| SoC中的IP核同步设计方法 |
| |
| 引用本文： | 史江一,郝跃,朱志炜,潘伟涛. SoC中的IP核同步设计方法[J]. 电子器件, 2007, 30(3): 984-987 |
| |
| 作者姓名： | 史江一 郝跃 朱志炜 潘伟涛 |
| |
| 作者单位： | 西安电子科技大学,微电子学院,西安,710071;西安电子科技大学,微电子学院,西安,710071;西安电子科技大学,微电子学院,西安,710071;西安电子科技大学,微电子学院,西安,710071 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.
|
| 关 键 词： | 片上系统 IP核复用 同步设计 IP集成 |
| 文章编号： | 1005-9490（2007）03-0984-04 |
| 修稿时间： | 2006-05-28 |
Synchronous Design Methodology for Integrating IP Core into SoC |
| |
| SHI Jiang-yi,HAO Yue,ZHU Zhi-wei,Pan Wei-tao. Synchronous Design Methodology for Integrating IP Core into SoC[J]. Journal of Electron Devices, 2007, 30(3): 984-987 |
| |
| Authors: | SHI Jiang-yi HAO Yue ZHU Zhi-wei Pan Wei-tao |
| |
| Abstract: | Based on the need for the method to improved the effectiveness with integrating IP into SoC(System on Chip),a novel timing model on the IP core is presented.In the model,an IP interface module is formulated,and an improved modeling style of the IP integration with the timing constraints is proposed.Besides,the integrated methodology on the IP model is introduced.The circuit example shows the methodology can improve the productivity remarkably,raise the performance of the SoC effectively. |
| |
| Keywords: | SoC IP reuse synchronous design integrating |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
