首页 | 本学科首页   官方微博 | 高级检索  
     

5 Msample/s两倍增益差分采样/保持电路的设计和分析
引用本文:王志亮, 程梦璋,.5 Msample/s两倍增益差分采样/保持电路的设计和分析[J].电子器件,2008,31(4).
作者姓名:王志亮  程梦璋  
作者单位:南通大学电子信息学院,江苏,南通,226007;南通大学电子信息学院,江苏,南通,226007
基金项目:南通大学校科研和教改项目,高性能、低成本CMOS压控振荡器项目
摘    要:设计和分析了一种用于10位分辨率,5 MHz采样频率流水线式模数转换器中的差分采样/保持电路.该电路是采用电容下极板采样、开关栅电压自举、折叠式共源共栅技术进行设计,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了采样电路的线性度,节省了芯片面积、功耗.电路是在0.6 μm CMOS工艺下进行模拟仿真,当输入正弦波频率为500 kHz,采样频率为5 MHz时,电路地无杂散动态范围(SFDR)为75.4 dB,能够很好的提高电路的信噪比,因此该电路适用于流水线式模数转换器.

关 键 词:流水线  采样/保持电路  折叠式  信噪比

Design and Analysis of 5 Msample/s Double Gain Sample/Hold Circuit
WANG Zhi-liang,CHENG Meng-zhang.Design and Analysis of 5 Msample/s Double Gain Sample/Hold Circuit[J].Journal of Electron Devices,2008,31(4).
Authors:WANG Zhi-liang  CHENG Meng-zhang
Affiliation:WANG Zhi-liang,CHENG Meng-zhang(Nantong University,School of Electronics , Information,Nantong Jiangsu 226007,China)
Abstract:A differential sample/hold circuit was designed which is used in 10 bits 5 M samples/s pipelined ADC.The sample and hold circuit is employed by the capacitance bottom plate sampling technique,which could cancel the charge injection error of switch MOSFET;The bootstrapped switch is used to improve the linearity of the switch,therefore to improve the linearity of the sample/hold circuit;In order increase the amplifier speed,decrease the area of chip and eliminate the effect of clock feed-through,a differentia...
Keywords:pipeline  sample/hold circuit  folded cascode  signal to noise ratio  
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《电子器件》浏览原始摘要信息
点击此处可从《电子器件》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号