| 高速、可配置RSA密码协处理器的VLSI设计 |
| |
| 引用本文： | 范益波,曾晓洋,于宇.高速、可配置RSA密码协处理器的VLSI设计[J].计算机研究与发展,2006,43(6):1076-1082. |
| |
| 作者姓名： | 范益波 曾晓洋 于宇 |
| |
| 作者单位： | 复旦大学专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划);上海市科委科技攻关项目 |
| |
| 摘 要： | 通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的·
|
| 关 键 词： | 高速 可配置 加密芯片 |
| 收稿时间： | 05 25 2005 12:00AM |
| 修稿时间： | 11 17 2005 12:00AM |
VLSI Design of a High-Speed RSA Crypto-Coprocessor with Reconfigurable Architecture |
| |
| Fan Yibo,Zeng Xiaoyang,Yu Yu.VLSI Design of a High-Speed RSA Crypto-Coprocessor with Reconfigurable Architecture[J].Journal of Computer Research and Development,2006,43(6):1076-1082. |
| |
| Authors: | Fan Yibo Zeng Xiaoyang Yu Yu |
| |
| Affiliation: | State Key Laboratory of ASIC and System, Fudan University, Shanghai 200433 |
| |
| Abstract: | |
| |
| Keywords: | RSA VLSI |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
