| 一种应用于无线局域网收发机的0.13 μm CMOS ΔΣ 分数型频率综合器 |
| |
| 引用本文： | 楚晓杰,贾海珑,林敏,石寅,代伐.一种应用于无线局域网收发机的0.13 μm CMOS ΔΣ 分数型频率综合器[J].半导体学报,2011,32(10):105006-7. |
| |
| 作者姓名： | 楚晓杰 贾海珑 林敏 石寅 代伐 |
| |
| 作者单位： | 中国科学院半导体研究所,中国科学院半导体研究所,中国科学院半导体研究所,中国科学院半导体研究所,美国奥本大学电子与计算机工程系 |
| |
| 摘 要： | 本文提出一种应用于IEEE 802.11b/g 无线局域网收发机的ΔΣ 分数型频率综合器。该设计采用了0.13 μm CMOS 工艺。LC型的压控振荡器采用了片上集成的差分电感。分数分频器由吞脉冲式分频器和带噪声整形技术的3阶MASH类型的ΔΣ调制器构成。测试结果表明，参考频率为20 MHz环路带宽为100 kHz的情况下，该设计所有信道的相位噪声性能均可达到带内-93 dBc/Hz，带外-118 dBc/Hz。积分均方相位误差小于0.8。整个设计在1.2V电源条件下消耗8.4 mW的功耗，占用0.86 mm2的面积。
|
| 关 键 词： | 无线局域网IEEE 802.11 b/g 频率综合器 压控振荡器 ΔΣ调制器 |
| 收稿时间： | 2011/4/19 0:00:00 |
| 修稿时间： | 5/26/2011 9:50:12 AM |
|
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
