| 一种10位100-MS/s CMOS流水折叠式A/D转换器 |
| |
| 引用本文： | 李晓娟,杨银堂,朱樟明.一种10位100-MS/s CMOS流水折叠式A/D转换器[J].半导体学报,2011,32(11):115008-7. |
| |
| 作者姓名： | 李晓娟 杨银堂 朱樟明 |
| |
| 作者单位： | 西安电子科技大学微电子学院,西安电子科技大学微电子学院,西安电子科技大学微电子学院 |
| |
| 基金项目： | 国家自然科学基金；国家高技术研究发展计划（863计划）；国家科学技术专项 |
| |
| 摘 要： | 采用流水折叠结构设计了一种10位100-MSample/s A/D转换器。失调取消技术和电阻平均插值网络提高了转换器的线性度。级联结构放宽了折叠放大器的带宽要求，采用分布式级间跟踪保持放大器实现流水线技术来获得更高的转换精度。基于SMIC 0.18 μm CMOS工艺的测试结果如下：INL和DNL的峰值分别为0.48 LSB and 0.33 LSB。输入电压范围VP-P为1.0 V，芯片面积2.29 mm2。100 MHz采样，20 MHz输入信号下，ENOB为9.59位，SNDR为59.5 dB，SFDR为82.49 dB。1.8V电源电压下功耗仅为95 mW。
|
| 关 键 词： | 流水线技术 CMOS 折叠 微分非线性 MS 输入范围 积分非线性 消除技术 |
| 收稿时间： | 6/14/2011 2:29:02 PM |
| 修稿时间： | 8/5/2011 4:13:16 PM |
A 10-bit 100-MS/s CMOS pipelined folding A/D converter |
| |
| Li Xiaojuan,Yang Yintang and Zhu Zhangming.A 10-bit 100-MS/s CMOS pipelined folding A/D converter[J].Chinese Journal of Semiconductors,2011,32(11):115008-7. |
| |
| Authors: | Li Xiaojuan Yang Yintang and Zhu Zhangming |
| |
| Affiliation: | School of Microelectronics, Xidian University, Xi'an 710071, China;School of Microelectronics, Xidian University, Xi'an 710071, China;School of Microelectronics, Xidian University, Xi'an 710071, China |
| |
| Abstract: | |
| |
| Keywords: | analog-to-digital converter pipelined folding resistive averaging interpolation offset cancellation |
| 本文献已被 维普 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
