|
|||||
|
|
| 薄膜全耗尽SOI CMOS器件和电路 | |
| 引用本文： | 孙海锋,刘新宇,海潮和.薄膜全耗尽SOI CMOS器件和电路[J].半导体学报,2001,22(7). |
| 作者姓名： | 孙海锋 刘新宇 海潮和 |
| 作者单位： | 中国科学院微电子中心, |
| 摘 要： | 对全耗尽SOI(FD SOI)CMOS器件和电路进行了研究,硅膜厚度为70nm.器件采用双多晶硅栅结构,即NMOS器件采用P+多晶硅栅,PMOS器件采用N+多晶硅栅,在轻沟道掺杂条件下,得到器件的阈值电压接近0.7V.为了减小源漏电阻以及防止在沟道边缘出现空洞(Voids),采用了注Ge硅化物工艺,源漏方块电阻约为5.2Ω/□.经过工艺流片,获得了性能良好的器件和电路.其中当工作电压为5V时,0.8μm 101级环振单级延迟为45ps. |
| 关 键 词： | SOI CMOS器件 全耗尽 双栅 注Ge硅化物 |
Fully-Depleted SOI CMOS Devices and Circuits |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |
| 点击此处可从《半导体学报》浏览原始摘要信息 | |
| 点击此处可从《半导体学报》下载全文 | |