| 基于SiP技术的多片DDR3高速动态存储器设计 |
| |
| 引用本文： | 张小蝶,邱颖霞,许聪,邢正伟.基于SiP技术的多片DDR3高速动态存储器设计[J].电子与封装,2022(1). |
| |
| 作者姓名： | 张小蝶 邱颖霞 许聪 邢正伟 |
| |
| 作者单位： | 安徽芯纪元科技有限公司;中国电子科技集团公司第三十八研究所 |
| |
| 摘 要： | 基于系统级封装(System in Package,SiP)技术,结合自研自主可控DSP处理器“魂芯”II-A和多片DDR3颗粒,详细介绍了一款高速动态存储控制一体化SiP设备的设计方案和仿真验证分析结果。重点介绍了此款SiP的电路拓扑设计、版图设计,并从拓扑结构波形仿真、DDR3时序裕量计算、与板级实现方案对比三方面对其PCB后仿进行了分析和验证,仿真结果符合规范要求,证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备,且SiP设备性能优于板级实现方案。
|
| 关 键 词： | DDR3 高速电路 SIP 信号完整性 Sigrity仿真 |
Design of Multi-Chip DDR3 High-Speed Dynamic Memory Based on SiP Technology |
| |
| ZHANG Xiaodie,QIU Yingxia,XU Cong,XING Zhengwei.Design of Multi-Chip DDR3 High-Speed Dynamic Memory Based on SiP Technology[J].Electronics & Packaging,2022(1). |
| |
| Authors: | ZHANG Xiaodie QIU Yingxia XU Cong XING Zhengwei |
| |
| Affiliation: | (Anhui Siliepoch Technology Co.,Ltd.,Hefei 230000,China;The 38th Institute of CETC,Hefei 230088,China) |
| |
| Abstract: | |
| |
| Keywords: | DDR3 high-speed circuit SiP signal integrity Sigrity simulation |
| 本文献已被 维普 等数据库收录！ |
|
