|
|||||
|
|
| 基于Verilog HDL的全功能UART IP核的设计与实现 | |
| 引用本文： | 范健民,郑学仁,陈玲晶,邓婉玲,陈国辉.基于Verilog HDL的全功能UART IP核的设计与实现[J].中国集成电路,2005(1). |
| 作者姓名： | 范健民 郑学仁 陈玲晶 邓婉玲 陈国辉 |
| 作者单位： | 华南理工大学应用物理系 |
| 摘 要： | 随着IC设计技术的发展,IP已经成为S0C设计的关键技术,利用已有IP可大大提高SOC设计的效率和能力.本文通过使用Verilog HDL设计UART(通用异步收发报机)的IP核,说明了IP设计的大体流程以及IP在日后IC设计中的重要作用. |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |