| 高速异步FIFO的实现 |
| |
| 引用本文： | 阳小明. 高速异步FIFO的实现[J]. 西华大学学报(自然科学版), 2005, 24(4): 77-79 |
| |
| 作者姓名： | 阳小明 |
| |
| 作者单位： | 西华大学电气信息学院,四川,成都,610039 |
| |
| 摘 要： | 采用一种新颖的异步FIFO设计方案，解决FPGA多时钟系统中不同时钟域传输数据的问题。该FIFO实现方案比传统方式简单，工作速度频率高，如设计采用了Verilog HDL硬件语言描述还具有良好的移植性。
|
| 关 键 词： | FIFO 异步电路 多时钟系统 亚稳态 |
| 文章编号： | 1673-159X(2005)04-0077-03 |
| 收稿时间： | 2004-02-27 |
| 修稿时间： | 2005-01-26 |
A Realization of High Speed FIFO |
| |
| YANG Xiao-ming. A Realization of High Speed FIFO[J]. Journal of Xihua University(Natural Science Edition), 2005, 24(4): 77-79 |
| |
| Authors: | YANG Xiao-ming |
| |
| Abstract: | In this paper, a new scheme of realization of FIFO which is often used for the transmission of data in multi-asynchronous clock circuits is put forward. The FIFO can work at high speed because it is simple. In addition, the FIFO can be easily replanted for the application of Verilog HDL. |
| |
| Keywords: | FIFO asynchronous circuit multi-clock system metastability |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
