|
|||||
|
|
| 基于CPLD的位同步电路设计 | |
| 作者姓名： | 付润江 熊俊俏 江伟林 |
| 作者单位： | 长江大学电子信息学院,湖北,荆州,434023 |
| 摘 要： | 位同步电路在现代通信中占有重要地位.根据数字信号特点,设计了超前一滞后全数字锁相环,采用可编程逻辑器件(CPLD)进行了集成处理,并通过了系统仿真和下载测试.经测试表明,本设计方法能比较准确地恢复位同步信号,适合在不同的传输速率下工作. |
| 关 键 词： | CPLD DPLL 位同步 |
| 文章编号： | 1000-9752(2004)增刊-0523-02 |
| 修稿时间： | 2004-06-20 |
| 本文献已被 万方数据 等数据库收录！ | |