| 利用异步采样电路提高SRAM工艺FPGA的设计安全性 |
| |
| 引用本文： | 陈文涛,金德鹏,曾烈光. 利用异步采样电路提高SRAM工艺FPGA的设计安全性[J]. 电子技术应用, 2006, 32(7): 90-92,96 |
| |
| 作者姓名： | 陈文涛 金德鹏 曾烈光 |
| |
| 作者单位： | 清华大学,电子工程系微波与数字通信重点实验室,北京,100084;清华大学,电子工程系微波与数字通信重点实验室,北京,100084;清华大学,电子工程系微波与数字通信重点实验室,北京,100084 |
| |
| 摘 要： | 提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法。该方法利用异步采样电路的不确定性生成随机序列,并且每次上电都产生不同的随机序列,断绝了剽窃者通过克隆序列对系统进行破解的可能性。此外,芯片之间通信采用了M序列加密,以进一步增强系统的安全性。
|
| 关 键 词： | SRAM工艺FPGA 设计安全性 异步采样电路 M序列 |
| 修稿时间： | 2006-01-13 |
Secure configuration of SRAM FPGA using asynchronous sampling circuit |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
