| VHDL语言在数字电路实验中的应用 |
| |
| 引用本文： | 王利,弓楠,巩艳华.VHDL语言在数字电路实验中的应用[J].现代电子技术,2007,30(6):162-163. |
| |
| 作者姓名： | 王利 弓楠 巩艳华 |
| |
| 作者单位： | 西安邮电学院,陕西西安,710121 |
| |
| 摘 要： | 传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛。通过介绍VHDL语言及VHDL语言的程序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用。
|
| 关 键 词： | 数字钟 数字电路 |
| 文章编号： | 1004-373X(2007)06-162-02 |
| 修稿时间： | 2006年9月4日 |
Application of VHDL in Digital Circuit Experiment |
| |
| WANG Li,GONG Nan,GONG Yanhua.Application of VHDL in Digital Circuit Experiment[J].Modern Electronic Technique,2007,30(6):162-163. |
| |
| Authors: | WANG Li GONG Nan GONG Yanhua |
| |
| Abstract: | |
| |
| Keywords: | VHDL TTL |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
