| 一种基于数字DAC校准的低失调动态比较器 |
| |
| 引用本文： | 安康,李晋文,刘尧,常利平,梁斌.一种基于数字DAC校准的低失调动态比较器[J].计算机工程与科学,2016,38(4):656-660. |
| |
| 作者姓名： | 安康 李晋文 刘尧 常利平 梁斌 |
| |
| 作者单位： | ;1.国防科学技术大学计算机学院 |
| |
| 基金项目： | 国家自然科学基金（60873212） |
| |
| 摘 要： | 提出一种基于二进制加权电容DAC阵列的比较器校准技术,并基于该技术65nm CMOS工艺下设计实现了一款低功耗高精度动态比较器。基于版图数据的模拟仿真结果表明,在1.2V的工作电压下,该校准技术可以将失调电压降低至0.25mV以下,功耗为0.33μW,功耗开销增大57%。
|
| 关 键 词： | 失调电压 失配 动态比较器 校准 |
| 收稿时间： | 2015-10-11 |
| 修稿时间： | 2016-04-25 |
A low offset dynamic comparator with
calibration based on digital DAC |
| |
| AN Kang,LI Jin wen,LIU Yao,CHANG Li ping,LIANG Bin.A low offset dynamic comparator with
calibration based on digital DAC[J].Computer Engineering & Science,2016,38(4):656-660. |
| |
| Authors: | AN Kang LI Jin wen LIU Yao CHANG Li ping LIANG Bin |
| |
| Affiliation: | （College of Computer,National University of Defense Technology,Changsha 410073,China） |
| |
| Abstract: | We propose a calibration technique based on binary capacitor DAC. We also design a low power high precision dynamic comparator using 65nm CMOS technology. Simulation results based on layout show that our proposal can reduce the offset less than 0.25mV under 1.2V supply. It achieves 0.33μW power dissipation, an increase of 57% in comparison with the comparators without calibration. |
| |
| Keywords: | offset voltage mismatch dynamic comparator calibration |
|
| 点击此处可从《计算机工程与科学》浏览原始摘要信息 |
|
点击此处可从《计算机工程与科学》下载全文 |
|
