首页 | 本学科首页   官方微博 | 高级检索  
     

UML状态机模型形式化验证技术研究
引用本文:侯敏,宋文鹏,王泊涵,王新冶.UML状态机模型形式化验证技术研究[J].计算机工程与设计,2012,33(9):3460-3464.
作者姓名:侯敏  宋文鹏  王泊涵  王新冶
作者单位:中国航天科工集团第二研究院706所,北京,100854
摘    要:系统建模是系统开发经常用到的分析设计方法,如何保证模型的正确性一直是人们关注的话题.为了验证系统设计的模型正确性,进而提高整个系统的质量,提出了一种通过模型检查技术对UML状态机模型进行动态语义验证的方法.对状态机模型进行形式化描述,根据定义的映射规则将图形信息映射成模型检查器可以读取的语言,分析待验证的性质内容,通过使用模型检查器得到验证结果.

关 键 词:UML状态机  模型检查  形式化验证  符号模型检查器

Formal verification technology for UML StateMachine model
HOU Min , SONG Wen-peng , WANG Bo-han , WANG Xin-ye.Formal verification technology for UML StateMachine model[J].Computer Engineering and Design,2012,33(9):3460-3464.
Authors:HOU Min  SONG Wen-peng  WANG Bo-han  WANG Xin-ye
Affiliation:(Institute 706,Second Academy of China Aerospace Science and Industry Corporation,Beijing 100854,China)
Abstract:
Keywords:UML StateMachine  model check  formal verification  symbolic model verifier(SMV)
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号