| Analysis and Design of a ΔΣ Modulator for Fractional-N Frequency Synthesis |
| |
| 作者姓名： | Zhang Weichao Xu Jun Zheng Zengyu Ren Junyan |
| |
| 作者单位： | 复旦大学微电子学系 专用集成电路与系统国家重点实验室，上海 200433;复旦大学微电子学系 专用集成电路与系统国家重点实验室，上海 200433;复旦大学微电子学系 专用集成电路与系统国家重点实验室，上海 200433;复旦大学微电子学系 专用集成电路与系统国家重点实验室，上海 200433 |
| |
| 基金项目： | 上海应用材料研究与发展基金资助项目（批准号：0302） |
| |
| 摘 要： | 提出了一种适用于分数分频锁相环频率综合器的全数字噪声整型 ΔΣ调制器电路结构新的设计方法,并将其最终实现. 采用了流水线技术和新的CST算法优化多位输入加法器结构，从而降低了整体的复杂度和功耗. 这种电路结构通过了Matlab的行为级仿真，ASIC全定制实现并流片，该结构也通过VHDL综合实现验证，最后给出的测试结果表明该电路具有良好的性能，可应用于单片千兆赫兹级低功耗CMOS频率综合器中.
|
| 关 键 词： | ΔΣ调制器；分数分频频率综合器；噪声整型结构 |
| 文章编号： | 0253-4177(2006)01-0041-06 |
| 收稿时间： | 2005-05-27 |
| 修稿时间： | 2005-09-14 |
| 本文献已被 维普 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
