| 一种串行时钟芯片的I2C总线接口电路设计 |
| |
| 引用本文： | 应建华,石枝林,夏晓明.一种串行时钟芯片的I2C总线接口电路设计[J].计算机与数字工程,2007,35(9):180-183. |
| |
| 作者姓名： | 应建华 石枝林 夏晓明 |
| |
| 作者单位： | 华中科技大学电子科学与技术系,武汉,430074 |
| |
| 摘 要： | 设计一种串行时钟芯片的I2C总线接口电路.分析I2C总线协议的原理,采用自顶而下的设计方法,首先给出电路的整体框图,然后重点说明一些主要电路的设计.电路在0.6um CM0S工艺上实现,经SPICE仿真,结果表明电路达到了预期的设计要求.
|
| 关 键 词： | 串行时钟 I2C总线 接口 设计方法 串行时钟芯片 总线协议 接口电路设计 Chip Clock Serial Circuit Design 预期 路达 结果 仿真 SPICE 工艺 重点 框图 设计方法 原理 分析 |
| 修稿时间： | 2006-11-23 |
I2C Bus Interface Circuit Design of A Serial Clock Chip |
| |
| Ying Jianhua.I2C Bus Interface Circuit Design of A Serial Clock Chip[J].Computer and Digital Engineering,2007,35(9):180-183. |
| |
| Authors: | Ying Jianhua |
| |
| Affiliation: | Ying Jianhua |
| |
| Abstract: | An I2C bus interface circuit of a serial real-time clock chip is presented. Top-Down method is used. It showes a function block diagram of the circuit, and then illuminates the designs of important circuits.A practical circuit is implemented on 0.6um CMOS process, simulating by SPICE, and the desirable result is observed. |
| |
| Keywords: | serial clock I2C bus interface design method |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
