| 8VSB芯片的层次式设计方法 |
| |
| 引用本文： | 朱昕荣,韩晓霞,张明,何杞鑫,郑伟. 8VSB芯片的层次式设计方法[J]. 微电子学, 2003, 33(2): 151-153 |
| |
| 作者姓名： | 朱昕荣 韩晓霞 张明 何杞鑫 郑伟 |
| |
| 作者单位： | 浙江大学,信息科学与电子工程学系,浙江,杭州,310027 |
| |
| 基金项目： | 2001年高等学校骨干教师资助计划项目 |
| |
| 摘 要： | 提出了深亚微米下系统级芯片层次式版图设计的方法，并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明，该方法在节约面积、加速时序收敛方面效果明显，大大缩短了芯片设计周期。
|
| 关 键 词： | 8VSB芯片 层次式设计方法 系统级芯片 层次式版图设计 信道解码器 深亚微米工艺 专用集成电路 |
| 文章编号： | 1004-3365(2003)02-0151-03 |
| 修稿时间： | 2002-04-19 |
A Hierarchical Design Methodology for an 8VSB IC |
| |
| Abstract: | |
| |
| Keywords: | Cable channel signal decoder Very-deep sub-micron technology Hierarchical layout design SOC ASIC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
