| 高速FFT芯片设计及结构研究 |
| |
| 引用本文： | 黄宁, 朱恩, 荣瑜,. 高速FFT芯片设计及结构研究[J]. 电子器件, 2008, 31(2): 511-515 |
| |
| 作者姓名： | 黄宁 朱恩 荣瑜 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 摘 要： | 基于TSMC 0.18 μm CMOS工艺库,设计了一种高速FFT处理芯片,并对结构进行了研究和改进.系统采用时间抽取的快速傅里叶变换基2算法、流水线结构,对IEEE754单精度浮点数构成的复数进行处理.逻辑综合与版图综合后的报告显示系统的核面积(包含RAM和ROM)为3.61mm2.仿真结果表明,系统能够稳定工作在166.7 MHz时钟下,且输出数据精度较高.本次设计的速度、精度及面积均达到了设计指标.
|
| 关 键 词： | 快速傅立叶变换 蝶形运算 流水线 w因子 结构 FPGA 芯片 |
| 文章编号： | 1005-9490(2008)02-0511-05 |
| 修稿时间： | 2007-08-24 |
Design of a High Speed FFT Chip and Its Improved Structure |
| |
| HUANG Ning,ZHU En,RONG Yu. Design of a High Speed FFT Chip and Its Improved Structure[J]. Journal of Electron Devices, 2008, 31(2): 511-515 |
| |
| Authors: | HUANG Ning ZHU En RONG Yu |
| |
| Affiliation: | HUANG Ning,ZHU En,RONG Yu(Institute of RF-&-OE-ICs,Southeast University,Nanjing 210096,China) |
| |
| Abstract: | |
| |
| Keywords: | FFT Butterfly Pipelined w structure FPGA chip |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载免费的PDF全文 |
|
