| 基于FPGA与8051IP核的宽带数字频率计系统设计 |
| |
| 引用本文： | 孙锐,朱军,丁大为. 基于FPGA与8051IP核的宽带数字频率计系统设计[J]. 智能计算机与应用, 2016, 0(2): 87-88. DOI: 10.3969/j.issn.2095-2163.2016.02.027 |
| |
| 作者姓名： | 孙锐 朱军 丁大为 |
| |
| 作者单位： | 安徽大学 电子信息工程学院,合肥,230601 |
| |
| 基金项目： | 安徽大学大学生科研训练计划项目(J18520170)；安徽省教育厅质量工程项目(2013zjjh003)；安徽省校企合作实践教育基地建设项目(2014sjjd007)。 |
| |
| 摘 要： | 本系统将FPGA（现场可编程门阵列）引入作为数字频率计的数据处理核心，提升了数字频率计的整体性能。待测信号送入前置模拟信号调理电路进行放大、整形等处理后，转化为同频率逻辑电平信号，在FPGA芯片中嵌入增强型8051 IP 核，完成测量、处理、显示工作。经实验证明，本系统设计可以精准地完成对频率、占空比、时间间隔的测量。
|
| 关 键 词： | FPGA 8051IP核 EDA技术 频率计 |
System design of wide-band digital frequency counter based on FPGA and 8051 IP Core |
| |
| Abstract: | In this paper, the performance of digital frequency counter is promoted by choosing FPGA as the data processing core. In order to convert the signal into the same?frequency logic signal, the test signal is amplified and shaped by analog conditioning circuit. With the enhanced 8051 IP core embedded in, to measure, process data and display is realized by the FPGA chip. Finally, experiments have demonstrated the effectiveness of the system design. |
| |
| Keywords: | FPGA 8051 IP core EDA technology frequency counter |
| 本文献已被 万方数据 等数据库收录！ |
|
