基于0.6μm全差分运算放大器的设计

研究了一种全差分高增益、低功耗的CMOS运算放大器,采用折叠共源共栅结构、开关式共模反馈以及宽摆幅偏置电路。基于CSMC 0.6μm CMOS工艺,采用HSPICE软件对电路进行仿真。对各性能参数的仿真结果表明,该电路在输入2.5 V电压的情况下,此电路的开环直流增益为80 dB,相位裕度80°,单位增益带宽74 MHz,具有较高的增益,而且功耗小于2 mW。