| 提高成品率的VLSI互连线线宽优化 |
| |
| 引用本文： | 马佩军,郝跃. 提高成品率的VLSI互连线线宽优化[J]. 西安电子科技大学学报(自然科学版), 2002, 29(1): 10-15 |
| |
| 作者姓名： | 马佩军 郝跃 |
| |
| 作者单位： | 西安电子科技大学微电子研究所 陕西西安710071(马佩军)，西安电子科技大学微电子研究所 陕西西安710071(郝跃) |
| |
| 基金项目： | 国家科技攻关 96-73 8项目资助 |
| |
| 摘 要： | 金属互连线层的设计对VLSI成品率有着重要影响 .研究了制造缺陷与互连线层成品率的关系 ,通过关键面积概念说明了在有制造缺陷影响的情况下 ,互连线线宽参数对成品率的影响 .提出了一种基于线宽调整以期降低互连线缺陷关键面积、从而提高成品率的优化模型和算法 ,并通过 4× 4移位寄存器版图单元的线宽优化实例说明了这种互连线宽优化方法能有效提高成品率 .优化实例表明 ,线宽调整能够引起VLSI的开路和短路关键面积发生变化 .在设计规则容许范围内 ,根据实际版图的关键面积特点对互连线线宽进行优化 ,可以降低芯片对制造缺陷的敏感程度 ,从而提高制造成品率
|
| 关 键 词： | 成品率 互连线 VLSI 集成电路 |
| 文章编号： | 1001-2400(2002)01-0010-05 |
| 修稿时间： | 2001-01-12 |
A VLSI yield improvement methodology based on the optimization of interconnect width |
| |
| MA Pei jun,HAO Yue. A VLSI yield improvement methodology based on the optimization of interconnect width[J]. Journal of Xidian University, 2002, 29(1): 10-15 |
| |
| Authors: | MA Pei jun HAO Yue |
| |
| Abstract: | |
| |
| Keywords: | yield interconnect critical area optimization |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《西安电子科技大学学报(自然科学版)》浏览原始摘要信息 |
|
点击此处可从《西安电子科技大学学报(自然科学版)》下载全文 |
