周期时间为50ns的静态列式256k CMOS动态RAM |
| |
引用本文: | 石原政道,宫泽一幸,酒井修,黄子伦.周期时间为50ns的静态列式256k CMOS动态RAM[J].微电子学,1985(Z1). |
| |
作者姓名: | 石原政道 宫泽一幸 酒井修 黄子伦 |
| |
作者单位: | 日立制作所,日立制作所,日立制作所 |
| |
摘 要: | 日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。
|
本文献已被 CNKI 等数据库收录! |
|