| 基于CPLD的脉冲计数器设计 |
| |
| 引用本文： | 李雪莲,李月香.基于CPLD的脉冲计数器设计[J].山西电子技术,2007(5):5-6. |
| |
| 作者姓名： | 李雪莲 李月香 |
| |
| 作者单位： | 山西大学计算机与信息技术学院 山西太原030006 |
| |
| 基金项目： | 山西省科技厅攻关项目(033036) |
| |
| 摘 要： | 介绍了用CPLD HDL的EDA技术作为开发手段,实现对16通道脉冲信号计数的脉冲计数器的设计。该方法具有设计周期短,内部电路模块可移植的特点,解决了以往数字电路小规模多器件组合的设计瓶颈,经实际电路测试,该系统性能可靠。
|
| 关 键 词： | 脉冲计数器 CPLD VHDL 波形仿真 |
| 修稿时间： | 2007-07-17 |
Design of Pulse Counter Based on CPLD |
| |
| Li Xue-lian Li Yue-xiang.Design of Pulse Counter Based on CPLD[J].Shanxi Electronic Technology,2007(5):5-6. |
| |
| Authors: | Li Xue-lian Li Yue-xiang |
| |
| Abstract: | The design of a pulse counter to 16 channels pulse with EDA technology of CPLD VHDL is presented in the paper.The circuit is different from the traditional digital circuit design composed of many small scale devices.Furthermore,the circuit design cycle is short,and parts of the circuit are transplantable comparing with others.Practical circuit testing shows that the system is reliable. |
| |
| Keywords: | pulse counter CPLD VHDL wave-shape simulating |
| 本文献已被 CNKI 维普 等数据库收录！ |
