| 采用EMS算法的多元LDPC译码器的FPGA实现 |
| |
| 引用本文： | 何光华,白宝明,李博,林伟.采用EMS算法的多元LDPC译码器的FPGA实现[J].西安电子科技大学学报,2011,38(5):27-33. |
| |
| 作者姓名： | 何光华 白宝明 李博 林伟 |
| |
| 作者单位： | 西安电子科技大学综合业务网理论及关键技术国家重点实验室; |
| |
| 基金项目： | 国家自然科学基金资助项目(60972046,61001130); 长江学者和创新团队发展计划资助项目(IRT0852); 国家科技重大专项课题资助项目(2009zx03003-011,2010zx03003-003-03) |
| |
| 摘 要： | 针对多元低密度奇偶校验码(LDPC)译码器的资源消耗过大问题,设计了一种采用扩展最小和算法的低资源需求的多元LDPC译码器.采用以块为单位对信息进行迭代更新和Flooding传递调度策略的结构.为降低译码器的存储资源和逻辑资源,首先减小传递信息的深度,将变量节点更新和校验节点更新进行联合设计.同时,利用迭代时间差对变量节点更新和校验节点信息所需的资源进行复用.在具体实现中,对一个GF(64)域上码长为1044bit的非规则多元LDPC码,采用Xilinx公司XC4VLX60的现场可编程逻辑门阵列(FPGA)芯片设计了译码器.与现有文献相比,所提出的译码器结构可节约54%的存储资源和逻辑资源,且提高了译码速度和吞吐量.
|
| 关 键 词： | 多元LDPC码 有限域 FPGA 译码器 |
| 收稿时间： | 2010-07-12 |
FPGA implementation of a non-binary LDPC decoder using the EMS algorithm |
| |
| HE Guanghua,BAI Baoming,LI Bo,LIN Wei.FPGA implementation of a non-binary LDPC decoder using the EMS algorithm[J].Journal of Xidian University,2011,38(5):27-33. |
| |
| Authors: | HE Guanghua BAI Baoming LI Bo LIN Wei |
| |
| Affiliation: | (State Key Lab. of Integrated Service Networks, Xidian Univ., Xi'an 710071， China) |
| |
| Abstract: | Due to the high resources demand during the decoding process of non-binary LDPC codes,a non-binary LDPC decoder based on the EMS(Extended Min-Sum) algorithm is proposed.The messages are updated iteratively in the block unit,and the flooding schedule is utilized in this proposed decoder.To reduce the storage resources and logical resources,the messages are first contracted in length.Then,the resources are multiplexed between the process of check nodes updating and that of variable nodes updating by the time ... |
| |
| Keywords: | non-binary LDPC codes Galois fields FPGA decoder |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《西安电子科技大学学报》浏览原始摘要信息 |
|
点击此处可从《西安电子科技大学学报》下载全文 |
|
