用FPGA实现Viterbi译码器

结合Viterbi译码算法和最新的FPGA实现技术，对实现Viterbi译码器的两种常见实现思路进行分析，仿真并采用FPGA对其中的一种进行了终端验证。对两种算法采用Verilog Hdl实现，其中寄存器交换算法实现起来相对简单，对其进行了终端验证；基于存储器管理的算法实现起来相对困难，回溯模块和存储器寻址是实现的难点与焦点，本论文提出了两种存储器的寻址方法，并对其进行了仿真。整个设计采用Verilog HDL实现。