|
|||||
|
|
| 一种低噪声亚采样锁相环的设计 | |
| 作者单位： | ;1.中国科学技术大学信息科学技术学院 |
| 摘 要： | 介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环,由于在锁定状态下没有分频器的作用,由鉴相器和电荷泵所产生的带内噪声不会被放大N2倍,从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下,压控振荡器采用NMOS-PMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成,在1.8 V的供电电压下,锁相环功耗为7.2 m W。在偏移载波频率200k Hz处,环路的带内噪声为-124 d Bc/Hz。 |
| 关 键 词： | 锁相环 亚采样鉴相器 电荷泵 低噪声 |
Design of a low noise sub-sampling phase locked loop |
|
| Abstract: | |
| Keywords: | |