摘 要: | 传统的扩频时钟产生器具有较长的建立时间,同时芯片面积较大。针对上述问题,给出了一种采用快速建立双电荷泵技术的低抖动分数扩频时钟产生器(SSCG)的设计。快速建立双电荷泵技术不但可以减小芯片面积,而且通过控制SSCG建立过程中电荷泵(CP)的工作顺序来缩短建立时间。SSCG中的多模分频器采用差分动态触发器技术来减小芯片面积,降低功耗和抖动。SSCG采用0.13μm CMOS工艺制造,3.91μs的建立时间远快于采用传统SSCG技术的8.11μs,在1.5 GHz 250个周期内随机抖动和总抖动分别为2.7 psrms和3.3 psrms。EMI减小了10 d B,符合SATA的技术要求。芯片面积为0.3 mm×0.7 mm,功耗为18 m W。测试结果表明,采用快速建立双电荷泵技术,建立时间大幅度缩短,芯片面积也有了较大的优化。
|